Eliyan NuLink – PHY kết nối chiplet và giao diện bộ nhớ UMI

Eliyan là công ty kết nối chiplet đặt tại Santa Clara, California, do Ramin Farjadrad, Patrick Soheili và Syrus Ziai sáng lập. Công ty phát triển từ kiến trúc kết nối die-to-die mà Farjadrad đưa ra năm 2016, nhắm vào giới hạn băng thông, công suất và chi phí đóng gói của chip AI và trung tâm dữ liệu nhiều die.

PHY die-to-die NuLink hỗ trợ BoW, UCIe và tín hiệu hai chiều đồng thời độc quyền với bước bump từ 40 đến 130 micromet, trên cả interposer silicon (NuLink-AP) và đế hữu cơ tiêu chuẩn (NuLink-SP). NuLink-X mở rộng cho kết nối chip với chip: NuLink-XS cho liên kết song song cự ly ngắn trên cùng bo mạch và NuLink-XD dựa trên SerDes 224G PAM4 cho module quang và liên kết mở rộng hệ thống. Giao diện bộ nhớ hợp nhất UMI cho phép một ASIC kết nối với chiplet bộ nhớ DDR, GDDR hoặc HBM. Công ty cũng đang phát triển chiplet điện – quang NuLight.

• PHY die-to-die NuLink: hỗ trợ BoW, UCIe và tín hiệu hai chiều đồng thời.
• NuLink-SP và NuLink-AP: phiên bản cho đế hữu cơ tiêu chuẩn và interposer silicon.
• NuLink-XS: giao diện chip với chip song song công suất thấp, cự ly tới 100 mm trên cùng PCB.
• NuLink-XD: PHY cấu hình được cự ly, dựa trên SerDes 224G PAM4 cho module quang và liên kết mở rộng.
• Giao diện bộ nhớ hợp nhất UMI: kết nối một ASIC với chiplet bộ nhớ DDR, GDDR hoặc HBM.
• Chiplet NuLight: chiplet kết nối điện – quang đang được phát triển.

Đội thiết kế chip tại Việt Nam phát triển bộ tăng tốc AI có thể cấp phép NuLink để nối chiplet tính toán và bộ nhớ mà không cần interposer tiên tiến. Nhà máy đóng gói và kiểm thử (OSAT) tại Việt Nam có thể hợp tác sản xuất sản phẩm nhiều die lắp trên đế hữu cơ. Nhà phát triển thiết bị mạng có thể dùng NuLink-XD cho liên kết module quang.

NuLink-SP đạt băng thông tương đương HBM trên đóng gói hữu cơ tiêu chuẩn; theo công ty, giúp giảm ít nhất 2 lần chi phí đóng gói, kiểm thử và lắp ráp, rút ngắn thời gian ra thị trường tới 26 tuần. Tín hiệu hai chiều đồng thời tăng gấp đôi băng thông mỗi giao diện. Công ty cho biết có thể tăng tới 4 lần số HBM mỗi gói và kéo dài cự ly kết nối gấp 10 lần. UMI cho phép một thiết kế ASIC phục vụ nhiều cấu hình bộ nhớ.

Chip tăng tốc AI đang chạm giới hạn về băng thông bộ nhớ và kích thước die, thúc đẩy ngành chuyển sang chiplet và các chuẩn như UCIe. Năng lực đóng gói tiên tiến khan hiếm và đắt đỏ, nên kết nối hoạt động trên đế hữu cơ tiêu chuẩn mở rộng khả năng tiếp cận. Đông Nam Á, gồm Việt Nam và Malaysia, đang mở rộng năng lực đóng gói và kiểm thử, có thể hưởng lợi từ thiết kế chiplet phù hợp đóng gói tiêu chuẩn.

Do Ramin Farjadrad (CEO), Patrick Soheili và Syrus Ziai sáng lập; các thông cáo báo chí ghi địa điểm Santa Clara, California. Gọi vốn Series C 145 triệu USD vào tháng 7/2026 với định giá 1 tỷ USD, do Seligman Ventures dẫn dắt cùng Cisco Investments và Lumentum; trước đó nhận 50 triệu USD đầu tư chiến lược vào tháng 1/2026. Sở hữu hơn 100 bằng sáng chế và tham gia hệ sinh thái Arm Total Design.