Normal EDA – kiểm chứng chip dựa trên AI

Normal Computing Corporation là công ty AI ứng dụng tại New York, thành lập năm 2022, phát triển phần mềm EDA dựa trên AI và silicon đồng thiết kế với AI. Công ty giải quyết chi phí và thời gian kiểm chứng IP và SoC phức tạp, nơi việc chuyển đặc tả thành kế hoạch kiểm thử và testbench đầy đủ vẫn chủ yếu làm thủ công.

Normal EDA dùng AI tự hình thức hoá, kết hợp mô hình ngôn ngữ với logic hình thức để dựng mô hình toán học của đặc tả thiết kế. Từ văn bản, bảng chân trị, giản đồ thời gian và chuỗi lệnh, hệ thống sinh kế hoạch kiểm thử có cấu trúc gắn với đúng đoạn đặc tả, rồi sinh mã testbench SystemVerilog/UVM chạy trên VCS và Xcelium. Kỹ sư rà soát và tinh chỉnh kết quả theo quy trình có con người tham gia, và tài liệu kiểm chứng tự cập nhật khi đặc tả thay đổi. Công ty cho biết sản phẩm đang được dùng thực tế tại các công ty bán dẫn lớn.

• Sinh kế hoạch kiểm thử: dựng kế hoạch có cấu trúc gắn với đặc tả, hướng tới độ phủ chức năng đầy đủ, xuất được CSV.
• Sinh mã testbench: tạo mã SystemVerilog/UVM để tích hợp vào testbench sẵn có.
• Tự hình thức hoá: chuyển đặc tả thành mô hình hình thức nhất quán về logic.
• Đầu vào đa phương thức: đọc giản đồ thời gian và ảnh dạng sóng để suy ra kích thích và điều kiện kiểm tra.
• Truy vết và xử lý phiên bản: liên kết bài kiểm thử với đặc tả và cập nhật tài liệu khi thiết kế thay đổi.
• Rà soát có con người tham gia: kỹ sư phê duyệt, đánh dấu trường hợp biên và phản hồi theo thời gian thực.

Nhà cung cấp dịch vụ kiểm chứng thiết kế tại Việt Nam có thể sinh kế hoạch kiểm thử truy vết theo đặc tả và mã UVM cho IP bộ nhớ hoặc giao tiếp. Đội điện tử ô tô tại Việt Nam có thể dùng khả năng truy vết để phục vụ kiểm định an toàn chip điều khiển. Các trung tâm đào tạo có thể dùng nền tảng để dạy kiểm chứng dựa trên đặc tả.

Kế hoạch kiểm thử được truy vết tới đúng trích dẫn, bảng và sơ đồ trong đặc tả, giúp rà soát và kiểm tra dễ hơn. Tài liệu kiểm chứng tự cập nhật khi thiết kế được sửa đổi, giảm làm lại. Mã SystemVerilog/UVM được sinh ra khớp với testbench và trình mô phỏng sẵn có. Công ty cho biết cách tiếp cận này có thể đưa chip tùy biến ra thị trường nhanh khoảng gấp đôi.

Kiểm chứng dựa trên đặc tả và phương pháp hình thức kết hợp mô hình ngôn ngữ lớn đang được quan tâm khi SoC ngày càng phức tạp và đội kiểm chứng khó theo kịp. Các hãng chip lớn đang đầu tư vào EDA dựa trên AI, thể hiện qua việc Samsung Catalyst rót vốn. Hệ sinh thái thiết kế chip Việt Nam có thể dùng các công cụ này để nâng chất lượng kiểm chứng cho dự án xuất khẩu.

Thành lập năm 2022; trụ sở tại 27 W 20th Street, New York. Gọi vốn 50 triệu USD vào tháng 3/2026 trong vòng chiến lược do Samsung Catalyst Fund dẫn dắt, tổng vốn trên 85 triệu USD. Đã tape-out chip CN101, được mô tả là chip điện toán nhiệt động lực học, năm 2025. Thành viên sáng lập liên minh đánh giá LLM của Si2. Tuân thủ SOC 2 là ưu tiên được công bố.