MooresLab AI VerifAgent – AI tác tử kiểm chứng chip

Moores Lab AI là công ty AI tác tử cho thiết kế và kiểm chứng silicon, thành lập năm 2025, trụ sở tại Austin, Texas. Các nhà sáng lập từng làm việc tại Microsoft, ARM, Qualcomm, Intel, Tesla và NXP. Công ty nhắm vào giai đoạn kiểm chứng chip kéo dài và thủ công, nơi việc dựng môi trường UVM có thể mất 6 đến 12 tháng.

VerifAgent tự động hoá công việc kiểm chứng từ đặc tả đến signoff: sinh kế hoạch kiểm thử, testbench UVM, assertion và mô hình độ phủ, đồng thời hỗ trợ gỡ lỗi trên nhiều tệp. DebugAgent và CoverageAgent bổ trợ, còn dòng MooreIP và MooreSoC mở rộng cách tiếp cận sang phát triển IP và tích hợp SoC. Nền tảng chạy cùng công cụ của Synopsys, Cadence và Siemens, không phụ thuộc mô hình LLM và có thể triển khai tại chỗ với MooreLLM riêng. Công ty cho biết đã triển khai tại hơn 15 công ty chip trên thế giới.

• VerifAgent: sinh kế hoạch kiểm thử, testbench UVM, assertion và mô hình độ phủ từ đặc tả.
• DebugAgent và CoverageAgent: hỗ trợ tìm nguyên nhân lỗi và đóng độ phủ, cấp phép dạng floating.
• MooreIP và MooreSoC: mở rộng tự động hoá sang phát triển IP và kiến trúc, tích hợp, kiểm chứng SoC.
• Tích hợp EDA: chạy cùng quy trình Synopsys, Cadence và Siemens mà không đổi quy trình làm việc.
• LLM linh hoạt: hỗ trợ Azure OpenAI, Anthropic trên AWS, Mistral, Llama và MooreLLM tại chỗ.
• Mô hình hợp tác: cấp phép công cụ, kỹ sư triển khai tại chỗ hoặc dịch vụ kiểm chứng trọn gói.

Công ty dịch vụ thiết kế chip tại Việt Nam có thể dùng VerifAgent để dựng môi trường UVM nhanh hơn cho IP của khách hàng nước ngoài. Startup fabless trong nước có thể thuê ngoài kiểm chứng khối thiết kế qua mô hình dịch vụ kiểm chứng. Phòng thí nghiệm thiết kế chip ở các trường đại học có thể thử nghiệm kiểm chứng bằng AI tác tử để đào tạo kỹ sư theo quy trình mới.

Công ty cho biết năng suất tăng 92-97% và chi phí kiểm chứng giảm tới 86%. Kiểm chứng UVM thủ công từ 6 đến 12 tháng có thể rút xuống dưới một tháng, và dịch vụ Verification-as-a-Service bàn giao môi trường UVM hoàn chỉnh trong dưới 45 ngày. Quy trình EDA hiện có giữ nguyên, và LLM tại chỗ giúp giữ IP nhạy cảm trong nội bộ.

Kiểm chứng chiếm phần công sức lớn nhất trong phát triển chip, và tình trạng thiếu kỹ sư kiểm chứng thiết kế giàu kinh nghiệm ngày càng rõ khi chip AI tùy biến tăng nhanh. Các công cụ AI tác tử gắn vào quy trình EDA sẵn có đang xuất hiện để lấp khoảng trống này. Các trung tâm thiết kế chip và nhà cung cấp dịch vụ tại Việt Nam cũng chịu cùng ràng buộc về nhân lực.

Thành lập năm 2025 bởi Shelly Henry (CEO), Shashank Chaurasia (CAIO) và Sirish Munipalli (CTO); trụ sở tại Austin, Texas. Liệt kê các chương trình startup của NVIDIA, Microsoft, OpenAI, Google cùng Foundation Capital và Clutch VC trong số nhà hậu thuẫn và đối tác. Hợp tác với Breker Verification Systems về kiểm chứng SoC bằng AI và với Triple Crown.